位置:51电子网 » 企业新闻

HCPL-0601-500E

发布时间:2020/3/26 9:35:00 访问次数:79发布企业:深圳市晶美隆科技有限公司

HCPL-0601-500E 假一罚十,原装进口正品现货供应,长期供货。。

名称:AVAGO光耦

型号:HCPL-0601-500E

厂家:AVAGO

分类:光电子器件

子类:光电耦合器

数量:23045 产品说明

产品种类: 高速光耦合器
数据速率: 10MBd
最大正向二极管电压: 1.75V
最大反向二极管电压: 5V
最大功率耗散: 85mW
最大工作温度: +85C
最小工作温度: -40C
封装/箱体: SOIC-8
封装: Reel
商标: AvagoTechnologies
下降时间: 10ns
绝缘电压: 3750Vrms
最大连续输出电流: 50mA
最大正向二极管电流: 20mA
最小正向二极管电压: 1.4V
每芯片的通道数量: 1Channel
输出设备: PhotoIC
上升时间: 24ns
工厂包装数量: 1500


规格 通道数 1
输入 - 输入侧 1/输入侧 2 1/0
电压 - 隔离 3750Vrms
共模瞬态抗扰度(最小值) 10kV/μs
输入类型 DC
输出类型 开集,肖特基箝位
电流 - 输出/通道 50mA
数据速率 10MBd
传播延迟 tpLH / tpHL(最大值) 100ns,100ns
上升/下降时间(典型值) 24ns,10ns
电压 - 正向(Vf)(典型值) 1.5V
电流 - DC 正向(If) 20mA
电压 - 电源 4.5V ~ 5.5V
工作温度 -40°C ~ 85°C
安装类型 表面贴装型
封装/外壳 8-SOIC(0.154",3.90mm 宽)
供应商器件封装 8-SO Tall

HCPL-0601-500E Broadcom Limited | 516-1774-2-ND | Digi-Key Electronics

基于VersaClock6系列的多输出可编程时钟发生器的应用研究

图1:使用单一主时钟以及具有本地时钟发生器的时钟树是一种提供所需多个本地时钟的方式,但这种方式会影响成本(BOM,价格,占位面积)和性能,必须仔细研究。

为每个目标负载配备一个时钟IC的解决方案看似颇有吸引力,但也有许多不利因素,例如:

1.采用多个单独的时钟发生器IC直接导致BOM(物料清单)成本升高,以及管理和采购这些不同IC所产生的物流问题。

2.需要较大的PC电路板空间,而该问题几乎在每一个设计都很受限。

3.如果使用单独的、单路输出时钟发生器,而不是采用一个分布式时钟树,每一个时钟都需要自己的晶振,这将增大成本和电路板空间。

4.使用“时钟树”来产生最终的多个时钟会增加成本、占用空间、时钟抖动和误差积累。

5.采用多个IC会提高整体功耗。

6.若使用多个时钟发生器IC,每个新的设计都具有不同的电路板布局和时钟组件,使得难以在公司产品线不同产品之间重用系统设计。

在特定情况下每一个因素多么重要取决于具体设计、其优先事项、以及各种权衡。在多处理器系统中,针对每一个所需的独特时钟,如果决定采用一个时钟发生器加上一个晶振的方案会产生许多意想不到的后果。

替代方案的优势

幸运的是,还有另外一种方法可以在很大程度上克服多处理器设计中使用多个单独时钟发生器IC的弊端。一个多输出、可编程时钟发生器可以经由一个单一晶振来提供多路独立的输出,因而可以替代两个、四个、或更多个时钟。这些IC可具有多种输出选项、配置、以及频率范围,也可以面向多种应用。

在选择一个多路输出时钟发生器时,关键一点是要使其性能与各种时钟负载的需求相匹配。在许多设计中,各种不同的负载不仅具有不同的频率,当然也具有不同的电压、格式、上升/下降时间最大值、以及抖动指标。高端FPGA或SoC器件与用在同一设计中的低速通信链路相比,,其时钟将具有更严格的要求,但设计者却希望选择单一时钟发生器IC来满足所有不同的需求。

最新一代的可编程时钟发生器能够实现这些目标,尤其是可以满足一些较为困难的要求。例如,Xilinx公司的 Virtex-6和Virtex-7FPGA分别具有480Mbps至6.6 Gbps,2.488 Gbps至11.18 Gbps数据速率的收发器,每个通道原始数据速率高达5.0 Gbps的PCI Express Base,以及一个支持10/100/1000 Mbps链路的以太网MAC模块,如图2所示。

基于VersaClock6系列的多输出可编程时钟发生器的应用研究

图2: Xilinx公司提供的Virtex 6等FPGA具有高功能密度和极高带宽数据链路,具有成帧(framing)、增强型前向纠错(EFEC)的100GE MAC光学接口,以及采用两个Virtex-6 HX565T FPGA通过Interlaken总线实现的ASIC(或背板)接口。

为了满足设计师基于这些FPGA实现电路设计的需求,IDT公司推出了VersaClock6系列可编程时钟发生器,如图3所示。VersaClock6时钟发生器可提供2至8路可配置输出(可选择为LVDS或LVPECL)以及2个、3个、或4个一次性可编程(OTP)配置,取决于选择的具体器件。所有时钟发生器包括一个分数输出分频器架构以获得最高的灵活性,并能产生1至350MHz之间的任何频率。

上一篇:HCPL-0600-500E

下一篇:HCPL-0631-500E

相关新闻

相关型号